|
|
# }$ Z1 }( s7 s3 c. r/ j随着科技的发展,技术提高产品性能要求越来越高,近几年可编程的门阵列(FPGA)技术发展迅速
9 z3 o% o7 v2 Y2 _( i/ F2 U- N7 B+ Q
,其高度的灵活性,使其在通信、数据处理、网络、仪器、工业控制、军事和航空航天等领域得到
- h5 i* Y4 l& O6 C" }2 d& v2 R& S3 w7 a( S- W
越来越广泛的应用。在数字IC设计领域,前端验证工作一般都是用FPGA完成的,因此FPGA工程师也
5 _3 @' x) w( r% i; @+ s7 ~; t. h
& P. Q- U+ F3 g7 x是IC设计公司迫切需要的人才。 FPGA/IC逻辑设计开发已经成为当前最有发展前途的行业之一,特
* D) r6 A/ M3 O1 D9 {8 P m+ Y, m3 U) a: w
别是熟悉硬件构架的FPGA系统工程师' A$ R" q/ s8 _9 ^8 V& R0 ^
! N' z1 R, s: f, Z9 m, v
第一阶段的课程主要帮助学员了解FPGA系统设计的基础知识,掌握FPGA最小系统硬件电路设计方法& l8 K8 @6 {" p
. K( d: l+ |$ k5 |9 Q7 J,学会操作QuartusII软件来完成FPGA的设计和开发。
# ]2 I- G0 P, T. P2 i4 f1.可编程逻辑设计技术简介9 y9 m& z1 r0 C2 H$ z. V
2.下一代可编程逻辑设计技术展望
) s$ G" Q' R+ d3.可编程逻辑器件硬件上的四大发展趋势* a8 Q `" G: _' y: ]2 o4 B
4.EDA软件设计方法及发展趋势
' x- G! I: | p" i; `5.FPGA的设计流程. Z5 J6 N' B) A% ~/ V: y' K
6.FPGA的常用开发工具
9 r- a) ]3 A- i5 X8 Y9 r$ H7.FPGA的基本结构2 x: x# c& w1 K9 j3 |5 f1 n
8.主流低成本FPGA Cyclone3 y g! m }' I( B. r1 X) b
10.FPGA芯片的选型策略详解
& v& h( W! ~, r; d9 x3 Z6 X! q11.FPGA关键电路的设计(最小电路设计):. x3 t& s+ n. K1 A+ W8 H
11.1 FPGA管脚设计
: }* o/ J' P3 \4 U 11.2 下载配置与调试接口电路设计. t$ a2 x" ~: ] ~5 O" y
11.3 高速SDRAM存储器接口电路设计
/ d# r* x) H- W" F, @, V" m5 C) J4 @ 11.4 异步SRAM(ASRAM)存储器接口电路设计
* \. r. `% G1 v6 P. H L 11.5 FLASH存储器接口电路设计- p- C2 X9 n5 Q6 y! M4 A, ^
11.6 开关、按键与发光LED电路设计2 X& S( u5 f# i0 m
11.7 VGA接口电路设计/ |; F5 v/ \# X, {, w( J& E
11.8 PS/2鼠标及键盘接口电路设计
6 ~! {$ B3 v+ ]! h/ B1 T/ G 11.9 RS-232串口0 b" U5 b; j" \* P V
11.10 字符型液晶显示器接口电路设计
% ^, @$ p/ b! C- K 11.11 USB2.0接口芯片CY7C68013电路设计( D; S: k, a# V! u7 s8 M
11.12 电源电路设计
. J6 X1 `1 V/ W* v y 11.13 复位电路设计
5 w% j( T2 h4 `+ _ 11.14 拨码开关电路设计
( U. r) D1 P! R) b2 x; e2 [ 11.15 i2c总线电路设计% @5 s; q+ @% z1 ?8 v c+ O
11.16 时钟电路设计+ j& {" i6 x3 g! X0 B. }
11.17 图形液晶电路设计
: I7 }) U8 v( ~& v) w, e7 ^8 A12.Alter FPGA的结构
' ]% y3 d# r9 C; F 4 b7 M6 O% e4 l. d) ~0 `% U9 W
第二阶段:熟练掌握硬件描述语言(Verilog HDL)是FPGA工程师的基本要求。通过本节课程的学习,
9 y! N9 g8 X* @6 l4 S+ \: c# A& u; d9 `8 l3 ^# L) B" M
学员可以了解目前最流行的Verilog HDL语言的基本语法,掌握Verilog HDL语言中最常用的基本语
1 B* V' g- J4 ]# Q' O7 h! P, `' Y5 B
/ r6 _- O/ S. v9 d; u法。通过本节课程学习,学员可以设计一些简单的FPGA程序,掌握组合逻辑和时序逻辑电路的设计& g) s O* \& q W
2 l) S1 R6 A% M方法。通过实战训练,学员可以对Verilog HDL语言有更深入的理解和认识。
8 d. n& \% R% c1 z+ t
! @9 \1 X3 ^) n8 s ]& e1.Verilog HDL语言简介- x7 r D U) M/ y
2.Verilog HDL语言逻辑系统. N1 \- k- Y/ L2 s7 v8 }
3.Verilog HDL操作数和操作符
! B* D4 k3 w; Z4.Verilog HDL和VHDL语言的对比
" Q- V D9 G% ~2 L# Y8 c5.Verilog HDL循环语句, e S3 k! d% n$ H
6.Verilog HDL程序的基本结构! d+ j: `. j, q1 }3 k* C
7.Verilog HDL语言的数据类型和运算符7 O U- L3 u& O3 t( u- Y0 G
8.Verilog HDL语言的赋值语句和块语,阻塞和非阻塞赋值语句的区别$ q- ~0 C/ @; v# K$ @
9.Verilog HDL语言的条件语句,包括IF语句和CASE语句的典型应用% |8 S2 J/ @( j L2 R# z% u; s p
10.Verilog HDL语言的其他常用语句
" f# S+ M1 Z2 m% X' f* r11.Verilog HDL语言实现组合逻辑电路
7 ] e: x g; g. m2 E- m! K" l0 E12.Verilog HDL语言实现时序逻辑电路
# \! h- y8 D+ p m% {+ \第三阶段, ~9 J+ B/ u! A1 p
虽然利用第二阶段课程学到的HDL基本语法可以完成大部分的FPGA功能,但相对复杂的FPGA系统( ]: r' H1 G/ `9 K, ^7 K
* @. k: [% @6 z0 c ^* U
设计中,如果能够合理的应用Verilog HDL的高级语法结构,可以达到事半功倍的效果。通过第三# Y% Q; K1 Q. ?6 a! {6 o
$ c0 v1 ?7 @- n( @- Y4 f
天课程的学习,学员可以掌握任务(TASK),函数(FUNCTION)和有限状态机(FSM)的设计方法
+ [2 F( b" s; e$ x% g( j9 V4 w# U# ] @. V$ t: ?3 Q% P
,可以更好的掌握FPGA的设计技术。此外,本节课程还介绍了QuartusII软件的两个常用的高级工
0 D* B* d( I. s. m3 p) b
8 j% u! r2 \& Z- R* Z具-SignalTAP和LogicLock,可以提高FPGA设计和调试的效率。, h9 }0 j! i2 n4 Y! y
' ~) t3 ~8 N- e0 p1. TASK和FUNCTION语句的应用场合2 }- t+ w/ ]% u; i& d7 q9 s1 \
2. Verilog HDL高级语法结构-任务(TASK)
0 t% C; G6 \/ y2 N9 a- t$ n; v6 a6 W3. Verilog HDL高级语法结构-任务(FUNCTION)# D" N) N: C1 D0 Z( w3 A# B
4. 有限状态机(FSM)的设计原理及其代码风格
6 l0 y& Y5 S) u% O5. 逻辑综合的原则以及可综合的代码设计风格
; w7 @3 I2 i q( ?, f6. SignalTap II在线逻辑分析仪使用方法
: Q* ?9 }( z& C+ u) ?7. Logic Lock逻辑锁定工具使用技巧
9 O0 V/ p# Z! J1 U# p ! D3 Q7 n' c( y
第四阶段:随着FPGA芯片的性能和密度不断提高, 基于FPGA的SOPC系统正在逐渐成熟并且在很多领' D! a9 G ? W( F. z0 m
$ e0 h2 v5 m0 o" Q$ m
域得到了应用。第四阶段课程主要给学员介绍Altera公司基于NIOSII软核的SoPC系统设计流程和方
/ `+ x6 N! b. L6 m2 i+ C8 T& i) {4 M: n4 Z- |& B
法。通过硬件开发板上的SoPC系统设计实验,学员能够体会SoPC技术给系统设计带来的灵活性。最
. A8 x7 m6 h( }- S0 d5 p4 x; Y/ F9 }+ g" {2 x
后通过FPGA综合设计实验,学员完成对四天学习内容的回顾和总结。% \9 f( n& Y" K
% k1 Q0 s9 f; `, _
1. 基于FPGA的SOPC系统组成原理和典型方案
- o& N1 t, ^$ i+ {% t; U% Y2. Altera公司的NIOS II 解决方案' U' c& z* T, I6 z) {
3. 基于NIOS II的硬件系统设计流程
6 ?4 \# F$ Q; w2 m7 s4. 基于NIOS II的软件系统设计流程
+ k- L* j, t- `$ t' U0 r5. 基于NIOS II的软件系统调试方法
* n8 M9 z+ T( o! `第五阶段& s* h( v" L7 w8 Y
Alter的IP工具
; e# p L" Q3 w+ x" |1.IP的概念、Alter的IP0 H3 L3 O) j0 n& c) k2 A- |" c( F, ]
1.1 IP的概念6 W# w. F }. b$ w1 D6 m! C: M
1.2 Alter可提供的IP
6 T ?6 Z- K6 d. z8 _+ m1.3 Alter IP在设计中的作用
$ w: C6 ^, G( [1 i$ K: N( {2.使用Alter的基本宏功能
1 ]$ H! Y' `; C1 U/ O& ^2.定制基本的宏功能5 C9 o0 n, j! J" A! i
2.1定制基本宏功能4 E- y& y4 B1 p3 D" f$ k |% z, M# T
2.2实现基本宏功能
2 ?, |# u3 Q d" L( e! J4 T2.3设计实例
2 `1 Q; ~% X! h1 c' G+ I3.使用Alter的IP核5 m5 X2 G# a# Y) E# I1 g- W3 O) p
3.1定制IP核
& k. w$ K \: r5 A4 A/ @9 {5 T3.2实现IP核1 \. W# @+ h8 d( i* I! P
3.3设计实例
+ q+ o0 U1 ~1 M7 m% i% {! O. A1 B9 V& b; }2 Y u
质量保障:/ I; F* d+ e8 m- e6 G5 F* ]
每个班提供充足的实践操作和问题辅导答疑时间。保证人手一台机实验器材!; }: d9 T: T) h/ a6 q9 @5 y. V- y
所有班级均采用小班授课(6-8)人,20%理论+80%实战实践3、在学习期间均会获得我公司研发部 a" X$ r7 f3 x6 f7 C" J; K
( x C7 N- Y s, R6 `
十几位资深高级工程师、国际项目经理等的技术支持,除正常学习时间外,其他任何时间学员均可
9 Y4 B; e8 E7 T! G! H( d, F0 w; r3 }: v9 v- ?2 x. L. k! s
前来进行额外实践
}9 {' K* _& s" a! `" O提供一年的的免费技术支持服务。
) Y9 y; {' b" K0 i, y: R优秀学员可以享受免费的推荐就业机会!
- C2 B9 J, \/ |7 u s1 A) t' s) k( C* i1 H2 y
我们的培训中心就在您身边:南山中心/龙华中心/沙井中心/布吉中心/龙岗中心
' G+ y+ f" b0 {0 x4 y4 t) m更多内容欢迎交流:18925218907 qq:2859780203(何老师)
* D6 M; W8 z0 }( H联系地址:深圳市南山区南新路与桃源路交汇处苏豪名厦705室(地铁桃园站B出口) |
|