找回密码
 加入后院

QQ登录

只需一步,快速开始

搜索
查看: 713|回复: 0

FPGA系统工程师培训

[复制链接]
发表于 2014-9-13 10:57 | 显示全部楼层 |阅读模式
2 x- ]. p5 c1 j' \2 b
随着科技的发展,技术提高产品性能要求越来越高,近几年可编程的门阵列(FPGA)技术发展迅速
6 I8 R) H: ~: }5 X' W3 F2 ~: m# G* N( r% f
,其高度的灵活性,使其在通信、数据处理、网络、仪器、工业控制、军事和航空航天等领域得到
* z5 j) \! l% G0 k3 y' g" L! C9 B& u) d2 |) F$ k4 r
越来越广泛的应用。在数字IC设计领域,前端验证工作一般都是用FPGA完成的,因此FPGA工程师也$ ~- ^% g& Z6 o8 J
& C+ q' h4 \" J! y1 v
是IC设计公司迫切需要的人才。 FPGA/IC逻辑设计开发已经成为当前最有发展前途的行业之一,特
: S, R! C5 {6 T) I  S
6 ~) I5 n1 A3 p: Z! b) |" p1 Y别是熟悉硬件构架的FPGA系统工程师6 ?  I7 Q2 G% t

* W8 e! m* V# h5 ]' W3 g第一阶段的课程主要帮助学员了解FPGA系统设计的基础知识,掌握FPGA最小系统硬件电路设计方法
* F) t) `. i8 T& i! Q; q( h  _4 q) V, b0 F* I" g
,学会操作QuartusII软件来完成FPGA的设计和开发。
( h, B$ Y: z1 O* T: x0 \* B1.可编程逻辑设计技术简介
* R3 n1 f* g, D, K% E$ n6 z4 @2 \4 n* p2.下一代可编程逻辑设计技术展望6 ~# `4 y8 ?5 z7 O
3.可编程逻辑器件硬件上的四大发展趋势' l) l' _1 e! ]3 Y
4.EDA软件设计方法及发展趋势4 l+ F* C3 L0 A$ K
5.FPGA的设计流程" A8 ^- H0 J+ B' X: J9 T
6.FPGA的常用开发工具
/ q& s6 w$ y( i, E4 s7 z7.FPGA的基本结构, W) V- f4 @2 V5 e
8.主流低成本FPGA Cyclone2 N% F- J$ D2 c( k0 q% l7 L
10.FPGA芯片的选型策略详解
) N* W: Q% ~" \$ k* |; q  h; H- x11.FPGA关键电路的设计(最小电路设计):
# e+ R3 ^: b/ V- {; O. v9 B4 _    11.1  FPGA管脚设计: H% l: V; f/ f- H. \
    11.2  下载配置与调试接口电路设计
+ O7 h) z! E: |4 d    11.3  高速SDRAM存储器接口电路设计( m! o. V- e% I9 d( M
    11.4  异步SRAM(ASRAM)存储器接口电路设计# t" S+ _* l  T0 @0 L  @
    11.5  FLASH存储器接口电路设计4 j5 j7 j2 \4 q
    11.6  开关、按键与发光LED电路设计
5 p& Q4 p: ^9 l$ l6 K8 S    11.7  VGA接口电路设计" G" T# F- g' v; D/ G/ U
    11.8  PS/2鼠标及键盘接口电路设计) D4 `* G* i" c" j' a
    11.9  RS-232串口
" \6 Z: V- x2 {    11.10  字符型液晶显示器接口电路设计6 T, H  r8 o' N/ \: f$ n: F1 J
    11.11  USB2.0接口芯片CY7C68013电路设计: F4 x, l! q# Z' Z6 v7 h  _& N
    11.12  电源电路设计
# t5 W7 v: W9 @: B  e    11.13  复位电路设计  B  \4 n3 h: Q0 Q9 E& ]; b' `
    11.14  拨码开关电路设计
! d; M- |* _1 ~, i1 e9 E: P    11.15  i2c总线电路设计5 Z+ j& }* N. E3 ^+ o
    11.16  时钟电路设计
' e5 V& a3 |( [5 t' L: K3 L$ j    11.17  图形液晶电路设计
0 w  Y0 y# Q* P, X0 a! P, N* p  J9 C12.Alter FPGA的结构
5 U/ \' o# N3 r; n  n% r
$ Z$ X" K! H4 W, A第二阶段:熟练掌握硬件描述语言(Verilog HDL)是FPGA工程师的基本要求。通过本节课程的学习,
  M. m- ]; c' H. U2 ^
' g: q0 Z3 v) E+ w9 ^学员可以了解目前最流行的Verilog HDL语言的基本语法,掌握Verilog HDL语言中最常用的基本语% ?9 N3 w5 q3 |4 R0 M; ?) f

5 d% I  n; M/ d) m- C法。通过本节课程学习,学员可以设计一些简单的FPGA程序,掌握组合逻辑和时序逻辑电路的设计
6 G( S, O) L, p& u! l  n
$ E. _/ j) e3 ?+ F& [方法。通过实战训练,学员可以对Verilog HDL语言有更深入的理解和认识。
: u' e& h, G7 B
: E9 x2 P9 N8 F0 L$ F9 f5 L- n1 z- c1.Verilog HDL语言简介5 h' _& A" ]8 S6 R
2.Verilog HDL语言逻辑系统/ V3 U* _6 c$ D
3.Verilog HDL操作数和操作符% R# J9 ]( S9 E
4.Verilog HDL和VHDL语言的对比
+ g% C8 Y: h) D5.Verilog HDL循环语句
- ~2 }7 _' H1 Y2 h; Q: h6.Verilog HDL程序的基本结构; \, P# R9 T. h7 _1 s. s: c* l4 j
7.Verilog HDL语言的数据类型和运算符
" [: n: ^, y9 o' M+ ]# b1 S8.Verilog HDL语言的赋值语句和块语,阻塞和非阻塞赋值语句的区别
5 K& H  \. [, _3 P& q" Y0 s9.Verilog HDL语言的条件语句,包括IF语句和CASE语句的典型应用
. `' @. E$ d0 M. }1 F. K( J7 H/ D10.Verilog HDL语言的其他常用语句2 J" {6 f9 h! O) a, @. X
11.Verilog HDL语言实现组合逻辑电路( s2 x# Z. r% b
12.Verilog HDL语言实现时序逻辑电路2 P) E2 {) m* M/ z! z$ L
第三阶段
9 N. ?. ^. T1 P$ j5 t+ }  虽然利用第二阶段课程学到的HDL基本语法可以完成大部分的FPGA功能,但相对复杂的FPGA系统: u# M9 \: M# ]

7 |1 J9 A& F" b' T% t8 m0 q设计中,如果能够合理的应用Verilog HDL的高级语法结构,可以达到事半功倍的效果。通过第三
) V/ S2 x4 D9 `; v0 E1 L
& O8 h2 J/ N1 T7 o1 t: @& Y天课程的学习,学员可以掌握任务(TASK),函数(FUNCTION)和有限状态机(FSM)的设计方法
' F+ P' [) ^- F0 q" m
5 u8 K% u" ~" Q' \/ T! a,可以更好的掌握FPGA的设计技术。此外,本节课程还介绍了QuartusII软件的两个常用的高级工7 l% Q" J' h) V; @/ U7 m. E8 e# z
- ?% o9 [4 }& X3 _: g5 b
具-SignalTAP和LogicLock,可以提高FPGA设计和调试的效率。
/ r: x/ }/ Q8 X* ^! H% o* s6 z1 s 5 S+ X& G) R" L. C3 d2 M
1. TASK和FUNCTION语句的应用场合
1 l9 v$ i6 c) A' B7 [3 B7 s2. Verilog HDL高级语法结构-任务(TASK)- Q$ U$ M5 ?) U# O
3. Verilog HDL高级语法结构-任务(FUNCTION)3 @, G# [. ~+ P, A0 p
4. 有限状态机(FSM)的设计原理及其代码风格
9 W7 g3 R) y! T5. 逻辑综合的原则以及可综合的代码设计风格
: @: _3 N- C6 P4 ~% s4 k# e6. SignalTap II在线逻辑分析仪使用方法
  u! y) E2 H# I. m* F7. Logic Lock逻辑锁定工具使用技巧
3 J; s) Z- ]) b1 }) E- X, {# ]
) b* e3 O! I7 T- f第四阶段:随着FPGA芯片的性能和密度不断提高, 基于FPGA的SOPC系统正在逐渐成熟并且在很多领& ^3 B' _7 x" H" i* X" M

- Q, j) L1 R* l  j+ M% F) Q域得到了应用。第四阶段课程主要给学员介绍Altera公司基于NIOSII软核的SoPC系统设计流程和方
, p/ Y7 a9 c! Y2 M: j; f, P1 b4 @  C5 u1 ]
法。通过硬件开发板上的SoPC系统设计实验,学员能够体会SoPC技术给系统设计带来的灵活性。最
5 M4 r5 g$ t4 R5 W. N* z6 i9 b* d3 G$ z: f& T( V0 O" ]* i
后通过FPGA综合设计实验,学员完成对四天学习内容的回顾和总结。; C; }; L) ?  n

, Z% G( X% G4 }" P+ ]# W1. 基于FPGA的SOPC系统组成原理和典型方案5 `# f! u' W( y3 _
2. Altera公司的NIOS II 解决方案! l+ ?6 @* Z6 T) s( }
3. 基于NIOS II的硬件系统设计流程
7 c  k! n1 U6 n5 ~0 `3 N4. 基于NIOS II的软件系统设计流程
0 i1 h3 D) b" y5. 基于NIOS II的软件系统调试方法) `* M* N2 a5 {+ j! X6 ^
第五阶段
# w! |3 ?+ R7 tAlter的IP工具( h' o7 l2 i( [! r
1.IP的概念、Alter的IP
/ N. M( F+ V$ z# V1.1 IP的概念
% `' f3 |5 k" e1 n6 l1.2 Alter可提供的IP1 @/ @% O8 _4 v
1.3 Alter IP在设计中的作用
5 [4 k* I( ^+ N! k* I3 C- ^2.使用Alter的基本宏功能
& i% N: _. B7 g* W+ [2.定制基本的宏功能, ^1 c. t0 h, m4 p: P4 [# j; \
2.1定制基本宏功能
6 t4 h) r+ _9 A2.2实现基本宏功能
/ F; y, O# W3 r8 B! e9 v2.3设计实例
! M, y3 v7 u+ b! C3 @+ V3.使用Alter的IP核: }2 T' z3 O/ r+ j" o6 o6 J: B4 N
3.1定制IP核
/ y" d8 s) o. L  J- M$ d7 T6 W3.2实现IP核& t9 H; H5 Y) T" U+ z
3.3设计实例
# [" W5 m% e- |5 \9 g, A4 T% G6 [# k' I  l- r+ S
质量保障:) _6 H% F3 }! D, h( r0 h" R/ y
每个班提供充足的实践操作和问题辅导答疑时间。保证人手一台机实验器材!
# j9 C/ O8 t; g2 H2 S5 {% L所有班级均采用小班授课(6-8)人,20%理论+80%实战实践3、在学习期间均会获得我公司研发部- O' C; x; ~  V- U0 R% v8 ^

; d4 K" [% b8 k& E十几位资深高级工程师、国际项目经理等的技术支持,除正常学习时间外,其他任何时间学员均可
2 I: X* I2 o  `7 n' d; o3 {% [
: Z- r: A& `9 f. J前来进行额外实践
6 q( ~( g& I7 p0 A; z/ @, T  Y' G7 d提供一年的的免费技术支持服务。+ m% W( z3 d  |! K# C; Z. H3 z
优秀学员可以享受免费的推荐就业机会!* H7 L9 b( G6 }# z5 O% a

# K( ]. N- d: ]& U) ?我们的培训中心就在您身边:南山中心/龙华中心/沙井中心/布吉中心/龙岗中心
7 D4 h, |# J/ _) i* ~! L5 a6 p! }. P更多内容欢迎交流:18925218907  qq:2859780203(何老师)
& A/ D! c4 W( ~( `7 @$ n联系地址:深圳市南山区南新路与桃源路交汇处苏豪名厦705室(地铁桃园站B出口)
您需要登录后才可以回帖 登录 | 加入后院

本版积分规则

Archiver|手机版|小黑屋|广告业务Q|工大后院 ( 粤ICP备10013660号 )

GMT+8, 2026-6-10 05:48

Powered by Discuz! X5.0

© 2001-2026 Discuz! Team.

快速回复 返回顶部 返回列表