|
, ?$ ?' x$ X: ]: D. x随着科技的发展,技术提高产品性能要求越来越高,近几年可编程的门阵列(FPGA)技术发展迅速
# ^# o- Z3 L0 f* S; B& U/ k: }
. f& E- n4 J4 k! E,其高度的灵活性,使其在通信、数据处理、网络、仪器、工业控制、军事和航空航天等领域得到1 _" J( S3 ^# K
! `# }6 x& h6 {. z越来越广泛的应用。在数字IC设计领域,前端验证工作一般都是用FPGA完成的,因此FPGA工程师也
, G0 d; X7 o( {8 x: P: y- g; l
- X8 v! Z( E* Z$ s. K) @1 J( [- E1 O是IC设计公司迫切需要的人才。 FPGA/IC逻辑设计开发已经成为当前最有发展前途的行业之一,特
$ m" R( }6 [6 T. q9 `- E+ p& ~+ K: G# a% z H
别是熟悉硬件构架的FPGA系统工程师' w% w3 l; Y6 u0 g
' H( i9 T6 D5 A1 C+ s! K第一阶段的课程主要帮助学员了解FPGA系统设计的基础知识,掌握FPGA最小系统硬件电路设计方法
: U7 E& Y" s4 U; ~* [; L4 W# g/ f0 F1 q; ~
,学会操作QuartusII软件来完成FPGA的设计和开发。. C# J7 x0 B4 ]; l+ i1 ^' \6 x" p
1.可编程逻辑设计技术简介
W) Q' P( D8 [0 i+ C/ X. \2.下一代可编程逻辑设计技术展望
) h, y5 l- l' O8 L! B3.可编程逻辑器件硬件上的四大发展趋势
2 j/ m$ S( o; S9 o7 J; u+ G4.EDA软件设计方法及发展趋势/ P/ E( @# m* o
5.FPGA的设计流程
/ @, s: [( `' S& W0 A- P6.FPGA的常用开发工具0 D4 v, ?' s4 `: ]. \+ m
7.FPGA的基本结构
6 [; u; G* m+ f( d$ j/ E2 _9 v8.主流低成本FPGA Cyclone
! C) A; b/ \5 z1 o' J7 I10.FPGA芯片的选型策略详解
/ T5 Q) x' O/ T" o11.FPGA关键电路的设计(最小电路设计):0 M8 M) I8 z& l
11.1 FPGA管脚设计
2 ^8 `% [( m5 m, E 11.2 下载配置与调试接口电路设计
6 Q' J% \6 o6 y* S 11.3 高速SDRAM存储器接口电路设计
7 w+ E" k6 G9 a( K+ k/ k3 B 11.4 异步SRAM(ASRAM)存储器接口电路设计
7 x( S* j5 {8 C' f* m- @- Y 11.5 FLASH存储器接口电路设计
2 J: |) c4 b# M- q$ Z 11.6 开关、按键与发光LED电路设计" |2 t) s8 e3 b5 ^
11.7 VGA接口电路设计$ Z; f; k% e) ?" I4 w1 P- d
11.8 PS/2鼠标及键盘接口电路设计) u+ N5 n6 q) g* ]2 _4 ^- u* N# Y
11.9 RS-232串口
- `3 y' b$ U7 \" A7 E 11.10 字符型液晶显示器接口电路设计
6 z: e5 i( w* u 11.11 USB2.0接口芯片CY7C68013电路设计, b! n' q v7 @, r
11.12 电源电路设计2 `* }6 V1 X) K" n
11.13 复位电路设计
' F! Z* ?! ^! x0 R P8 Y' H 11.14 拨码开关电路设计
' y$ z) y2 M0 {8 q' H7 j+ ` 11.15 i2c总线电路设计" Z4 Y2 I& Q, I$ I6 R
11.16 时钟电路设计
4 W0 ?; \% X+ u3 B8 H$ K! Y 11.17 图形液晶电路设计: B8 U0 g% z) q" w$ Y4 b
12.Alter FPGA的结构: w$ j( a/ A$ _
7 o- P& h: K% n2 p第二阶段:熟练掌握硬件描述语言(Verilog HDL)是FPGA工程师的基本要求。通过本节课程的学习,
7 a' a$ u5 m( X. H3 j& M
' j* ?/ z, c6 ?$ h( W9 Z# h3 y/ ]学员可以了解目前最流行的Verilog HDL语言的基本语法,掌握Verilog HDL语言中最常用的基本语
$ o. j+ R) h$ E9 }' \8 n$ Y0 G. H7 T8 ]5 P
法。通过本节课程学习,学员可以设计一些简单的FPGA程序,掌握组合逻辑和时序逻辑电路的设计. ]8 b: Z- R0 h5 m- J, F$ a
& T7 F5 A7 E5 b3 j7 v方法。通过实战训练,学员可以对Verilog HDL语言有更深入的理解和认识。
: P8 I: Q, l- W% W# Z
" h1 J; {7 j9 l. t- @1.Verilog HDL语言简介/ [8 _+ c4 I1 i8 e* E
2.Verilog HDL语言逻辑系统
/ l# _/ T# M: N* x3.Verilog HDL操作数和操作符
& I% e' X* t3 u) t! }# l4.Verilog HDL和VHDL语言的对比! ?' @3 e; f8 @6 @$ S- j. N, Q( i
5.Verilog HDL循环语句
6 ]% k- u3 j6 e5 d/ Z9 {4 {6.Verilog HDL程序的基本结构5 K0 B, ^% c1 T+ H9 H) o
7.Verilog HDL语言的数据类型和运算符
+ w. i- Q. a0 ^+ S5 Z8.Verilog HDL语言的赋值语句和块语,阻塞和非阻塞赋值语句的区别
: N1 \# x- X$ {& ?; x9.Verilog HDL语言的条件语句,包括IF语句和CASE语句的典型应用9 g* r; Q6 ? p4 B# b9 R
10.Verilog HDL语言的其他常用语句2 z9 H2 d5 \$ d
11.Verilog HDL语言实现组合逻辑电路. F! r* l. B6 j+ F5 s
12.Verilog HDL语言实现时序逻辑电路
0 S4 h" j: o' A0 d0 P. {第三阶段. t9 Z* D0 }- z. e5 L9 ^
虽然利用第二阶段课程学到的HDL基本语法可以完成大部分的FPGA功能,但相对复杂的FPGA系统2 G: P: E' U% \8 X( c' J% U
% q% f6 r7 g0 o9 Y; P( @- I8 ^
设计中,如果能够合理的应用Verilog HDL的高级语法结构,可以达到事半功倍的效果。通过第三. l) @4 d+ p! G' p }
& s$ u) }/ b! u3 }天课程的学习,学员可以掌握任务(TASK),函数(FUNCTION)和有限状态机(FSM)的设计方法
& d' @& J# J8 ^' g" Y# e0 b1 ?2 D4 x+ z, W
,可以更好的掌握FPGA的设计技术。此外,本节课程还介绍了QuartusII软件的两个常用的高级工; @/ \. A$ n. r+ _8 @& D5 e; @" V5 Z
' p% x d0 V, O* T. `具-SignalTAP和LogicLock,可以提高FPGA设计和调试的效率。
% y" I z9 X1 G
! w2 W9 {6 `9 o1. TASK和FUNCTION语句的应用场合
% ]$ [! x7 C" v: O" e2. Verilog HDL高级语法结构-任务(TASK)
) L# g. N: J3 r; b/ R: U/ `3. Verilog HDL高级语法结构-任务(FUNCTION)7 R8 c% r+ e" t1 |, {
4. 有限状态机(FSM)的设计原理及其代码风格6 L! m) c/ x& P. x) l
5. 逻辑综合的原则以及可综合的代码设计风格$ O) M9 J$ ]$ ]; h6 C& M/ u
6. SignalTap II在线逻辑分析仪使用方法
) Q& \8 d- I/ R; ~5 N X7. Logic Lock逻辑锁定工具使用技巧$ @& [% `6 }6 ]6 e
7 l- ]- P5 b) G. x
第四阶段:随着FPGA芯片的性能和密度不断提高, 基于FPGA的SOPC系统正在逐渐成熟并且在很多领6 j$ g+ M8 d3 ~9 g' [7 o6 i2 y# b
9 w0 {$ X( v! R, \8 J/ i
域得到了应用。第四阶段课程主要给学员介绍Altera公司基于NIOSII软核的SoPC系统设计流程和方
" a. e. e1 p6 O0 O ]* n6 X- p% x% n- H- {; s
法。通过硬件开发板上的SoPC系统设计实验,学员能够体会SoPC技术给系统设计带来的灵活性。最+ ?) q; c' V* `4 l( A) g2 S* k
" M& Q z( |9 j! F2 f q
后通过FPGA综合设计实验,学员完成对四天学习内容的回顾和总结。
B) p o v5 m# b
$ m0 @$ l% e8 J: G0 C1. 基于FPGA的SOPC系统组成原理和典型方案& R% ?" w- u- w! [8 q& G
2. Altera公司的NIOS II 解决方案) d# e0 H) ]6 A- S# P P
3. 基于NIOS II的硬件系统设计流程
. {/ ~, Q N: J4. 基于NIOS II的软件系统设计流程' P/ x- [1 g5 ?% ^1 ?' m& h
5. 基于NIOS II的软件系统调试方法3 K# o* J$ U; ^4 K- l5 ]! J
第五阶段
% J3 h, Z N8 N" S4 R! U: y, F$ e2 R1 H8 L6 MAlter的IP工具
/ q) [% H% N$ e7 [, C6 j1.IP的概念、Alter的IP8 U0 v7 b6 G% }! [- x. a Z' h0 G, g
1.1 IP的概念- K5 _# W( {9 _" M8 i" O2 ?8 S
1.2 Alter可提供的IP
1 y8 a! q9 e" Z1 @7 e1.3 Alter IP在设计中的作用
) v$ A5 c/ w' x' H2.使用Alter的基本宏功能
/ M( ~' Y7 ?, q0 U+ U$ U G2.定制基本的宏功能
+ l+ N2 K' g% R2.1定制基本宏功能
: ?$ z" l2 S3 }* F2.2实现基本宏功能3 c" d7 u0 K' F
2.3设计实例
( R: C& ]; s+ R, Y/ ]! ]3.使用Alter的IP核) j; V- X$ n( s" m& U* L0 S
3.1定制IP核+ _6 G% m% x, \; a, k9 D- R
3.2实现IP核: h' n6 f. A7 r9 {. c- q
3.3设计实例 2 A% \& b3 }- [6 q
1 K. Y* _ E2 Z8 M. w
质量保障:( I) r- f' ] Q* ]& m; ~# y
每个班提供充足的实践操作和问题辅导答疑时间。保证人手一台机实验器材!
4 V$ J2 g: K+ Y, B0 R1 k所有班级均采用小班授课(6-8)人,20%理论+80%实战实践3、在学习期间均会获得我公司研发部
8 i# v, x6 y E4 c K: D0 h, ~/ E% [9 y0 R* ]( K; {
十几位资深高级工程师、国际项目经理等的技术支持,除正常学习时间外,其他任何时间学员均可
5 m1 z& Y+ z9 X' w1 s' V; H: J! @) {$ ?; i. p
前来进行额外实践
1 p- ?5 {6 W6 }) G9 J提供一年的的免费技术支持服务。4 p3 ?( @3 V0 j, g' Y {
优秀学员可以享受免费的推荐就业机会!7 @: E* Z* j* O3 {. b8 E5 R
! e1 C, s8 \3 f9 B
我们的培训中心就在您身边:南山中心/龙华中心/沙井中心/布吉中心/龙岗中心
! m7 ?+ ~7 d. O, h8 m Z更多内容欢迎交流:18925218907 qq:2859780203(何老师)
) m I, o# E- C# u) {5 T联系地址:深圳市南山区南新路与桃源路交汇处苏豪名厦705室(地铁桃园站B出口) |
|