找回密码
 加入后院

扫一扫,访问微社区

QQ登录

只需一步,快速开始

搜索
查看: 686|回复: 0

FPGA系统工程师培训

[复制链接]
发表于 2014-9-13 10:57 | 显示全部楼层 |阅读模式
' c( H; s; A' O2 X
随着科技的发展,技术提高产品性能要求越来越高,近几年可编程的门阵列(FPGA)技术发展迅速, L& R. ~5 k2 z5 q  Y

7 _" o) v. k- t+ P,其高度的灵活性,使其在通信、数据处理、网络、仪器、工业控制、军事和航空航天等领域得到
6 z( g8 g" @* Z5 L2 i( F
% f9 _) q) P, R* i9 d/ n越来越广泛的应用。在数字IC设计领域,前端验证工作一般都是用FPGA完成的,因此FPGA工程师也* I# W1 e, x3 Z) @2 J6 o( f

6 Y1 v4 h* `  Y0 h4 X5 Y5 I  K是IC设计公司迫切需要的人才。 FPGA/IC逻辑设计开发已经成为当前最有发展前途的行业之一,特# l: o' S/ o( {- f# O. A/ ]

) o4 `( q8 x- F9 |1 l别是熟悉硬件构架的FPGA系统工程师
1 g  e& c5 e9 ~8 F" m7 d: E. n1 H# s0 T! |  e
第一阶段的课程主要帮助学员了解FPGA系统设计的基础知识,掌握FPGA最小系统硬件电路设计方法& R2 n% A& J5 L) S

/ [! w8 ?% q8 ?. E$ `,学会操作QuartusII软件来完成FPGA的设计和开发。# Y; Z2 Q* i5 Y" O6 y' ]3 N" U
1.可编程逻辑设计技术简介6 J4 ?0 O2 e" t, Z$ ~
2.下一代可编程逻辑设计技术展望
/ j. c5 [5 x$ z7 B- }7 E5 n3.可编程逻辑器件硬件上的四大发展趋势# C$ m* d# J, B" _
4.EDA软件设计方法及发展趋势
4 R* C$ _* d* |( w3 r$ Q+ j5.FPGA的设计流程" ?! W# ?: E) R! K3 ~# z
6.FPGA的常用开发工具
9 W% p( D) i4 ]+ j8 ]7.FPGA的基本结构5 C5 X" m. V! a8 w* y7 W
8.主流低成本FPGA Cyclone5 w/ U/ j* V* O/ U2 w" {9 n; i
10.FPGA芯片的选型策略详解+ _: v1 M$ [7 B+ Q5 |
11.FPGA关键电路的设计(最小电路设计):
: Y) G) M7 P( q6 ]    11.1  FPGA管脚设计! s) Y) B9 @1 p2 N- g3 X
    11.2  下载配置与调试接口电路设计
& V& @2 o/ l- q" T# u+ Z1 ]    11.3  高速SDRAM存储器接口电路设计
9 \& e$ I1 ]% Z/ c8 l( H4 B5 n    11.4  异步SRAM(ASRAM)存储器接口电路设计/ V0 `3 I: Z! w5 ]3 g* R4 A
    11.5  FLASH存储器接口电路设计
" J# I" I( ~2 D    11.6  开关、按键与发光LED电路设计- F, ^+ T! M1 D
    11.7  VGA接口电路设计
8 ?. P6 z* G9 O3 K6 V2 |    11.8  PS/2鼠标及键盘接口电路设计4 P( f: @" h1 Z
    11.9  RS-232串口
: G# z4 O9 l! Z+ _& _* x9 u2 ]9 s/ T3 G    11.10  字符型液晶显示器接口电路设计, ~& U7 U4 c' f3 _3 S9 W. e
    11.11  USB2.0接口芯片CY7C68013电路设计
9 L" V9 Q9 P, B- \. s3 D; Z2 E+ h8 F( l    11.12  电源电路设计
+ b" S0 u( ^8 N    11.13  复位电路设计7 d) W3 M! M) }: X# D1 D
    11.14  拨码开关电路设计+ V9 s7 q% n; r# o: M& J* ^* a9 O
    11.15  i2c总线电路设计# _4 z' U2 i3 b: |) _
    11.16  时钟电路设计
6 e% [8 \! K" g6 w  `4 C    11.17  图形液晶电路设计
4 a3 s% |) _4 I% P0 r/ U1 S12.Alter FPGA的结构
% @/ V* ?, V  c+ h$ s, L
1 Q+ g8 L. m& m* Z8 o$ }/ @, A& I第二阶段:熟练掌握硬件描述语言(Verilog HDL)是FPGA工程师的基本要求。通过本节课程的学习,  ?9 F& s' e  s- k- z

' J! E+ w9 c* T2 k8 x+ g% @" Y学员可以了解目前最流行的Verilog HDL语言的基本语法,掌握Verilog HDL语言中最常用的基本语0 \9 S+ W% Y# |- L1 F" }
" J: K3 t8 x0 ?3 \) W' ^
法。通过本节课程学习,学员可以设计一些简单的FPGA程序,掌握组合逻辑和时序逻辑电路的设计; k! K8 [0 j- Z2 E5 l/ \  q

  C# `8 s  P0 p( k4 [方法。通过实战训练,学员可以对Verilog HDL语言有更深入的理解和认识。
7 r/ [# V. @4 \' {
) S# H" I- U9 z4 o1.Verilog HDL语言简介, U+ h% ]4 E. a3 |# X
2.Verilog HDL语言逻辑系统; j3 ~7 t+ R* Q; T* J8 Z7 `
3.Verilog HDL操作数和操作符
/ \6 f- p. ]  l- n4.Verilog HDL和VHDL语言的对比1 W& N# w3 ^2 Q, H7 o% K
5.Verilog HDL循环语句
' M4 A7 o* T* z1 B6.Verilog HDL程序的基本结构3 s/ n% t' [6 v
7.Verilog HDL语言的数据类型和运算符- n; ?" A1 N$ L0 i. d
8.Verilog HDL语言的赋值语句和块语,阻塞和非阻塞赋值语句的区别
, ?& s1 [  q) b; v" y9.Verilog HDL语言的条件语句,包括IF语句和CASE语句的典型应用* u3 }1 Y0 ]$ p! k
10.Verilog HDL语言的其他常用语句
' M7 Y1 L- n$ }- n11.Verilog HDL语言实现组合逻辑电路
; }+ n7 `) l/ w/ n; ^# J12.Verilog HDL语言实现时序逻辑电路
0 w% J1 G; r; B+ U第三阶段, `' D/ ~5 x5 m7 l  I4 s+ Y
  虽然利用第二阶段课程学到的HDL基本语法可以完成大部分的FPGA功能,但相对复杂的FPGA系统0 M. q* W$ q3 ~) f

- h* k7 \( W6 m; S" Q1 z  g- [设计中,如果能够合理的应用Verilog HDL的高级语法结构,可以达到事半功倍的效果。通过第三6 U! H% _# N1 o

. l; T; L1 s$ N& z, y% [3 `/ m1 g2 v3 b天课程的学习,学员可以掌握任务(TASK),函数(FUNCTION)和有限状态机(FSM)的设计方法
7 n: b$ P/ n4 o- r( n' S+ S
* C: h8 ^5 e0 W* J* S; t: g2 {,可以更好的掌握FPGA的设计技术。此外,本节课程还介绍了QuartusII软件的两个常用的高级工
0 A/ H3 d0 u: e0 V# i4 l2 T
' p/ q1 |& P! e$ e) d* B具-SignalTAP和LogicLock,可以提高FPGA设计和调试的效率。
; [* j0 `" f4 p: J( @. d ( Y8 d7 f8 f" o) i7 @
1. TASK和FUNCTION语句的应用场合
. W7 i1 j5 p- ^) o" t. L5 e2. Verilog HDL高级语法结构-任务(TASK)% Y) H" x5 R) h+ M& P
3. Verilog HDL高级语法结构-任务(FUNCTION). O9 z% I$ ], l# d: Q
4. 有限状态机(FSM)的设计原理及其代码风格
& U: p* A! y* C& q; ]1 e$ _5. 逻辑综合的原则以及可综合的代码设计风格
3 X2 K3 x7 c* |5 g; h# j$ ~/ q6. SignalTap II在线逻辑分析仪使用方法
. C% K& W$ A" f9 X7. Logic Lock逻辑锁定工具使用技巧0 J/ f7 @  k0 O" V: X) I$ e
+ T, W; j6 V$ ]$ O
第四阶段:随着FPGA芯片的性能和密度不断提高, 基于FPGA的SOPC系统正在逐渐成熟并且在很多领8 t! V) `& p9 w. O. w- C$ \6 ]
. H9 N# s4 e* Z6 H; c* C5 [& U8 u* Q* m
域得到了应用。第四阶段课程主要给学员介绍Altera公司基于NIOSII软核的SoPC系统设计流程和方+ n+ c$ a4 g4 E, O9 b2 L

# J* \7 T9 j/ j8 a8 G+ k法。通过硬件开发板上的SoPC系统设计实验,学员能够体会SoPC技术给系统设计带来的灵活性。最
. t$ H8 U; x1 Y1 x) f2 @$ U8 u, |. N% n9 C
后通过FPGA综合设计实验,学员完成对四天学习内容的回顾和总结。' {3 E. x. {6 q) ^6 _* @: |+ ^
! L/ `- }3 E' h
1. 基于FPGA的SOPC系统组成原理和典型方案, }# n6 v. o1 r8 \! Q3 y1 ]# q
2. Altera公司的NIOS II 解决方案
; H. ~, |4 y: |$ ^1 u6 w3. 基于NIOS II的硬件系统设计流程
: S' x+ E$ a" {4 Y4. 基于NIOS II的软件系统设计流程5 i) d1 h: S6 w" O0 o
5. 基于NIOS II的软件系统调试方法: q5 G4 H$ Y4 m( z1 S0 @" o
第五阶段4 P& [# ~( h6 |6 V  Y( P1 u
Alter的IP工具* ?! Y! [- V2 |4 L# n
1.IP的概念、Alter的IP* q  m# O- U8 Y4 }
1.1 IP的概念
- v' R6 j& c9 w0 f9 v9 o1.2 Alter可提供的IP& G% |3 L( u/ s) b4 \+ a
1.3 Alter IP在设计中的作用0 B0 U" l+ D/ m
2.使用Alter的基本宏功能
0 W) z8 l" F- b* v/ O2.定制基本的宏功能& X: f, |; l8 i# Y
2.1定制基本宏功能
9 H; T- N! C" m3 M2.2实现基本宏功能) R$ T& h, {0 w8 n5 o
2.3设计实例
* K* x+ Q+ s6 V' _8 J6 O( O: |4 L3.使用Alter的IP核$ }( d4 n+ _+ P' F: f
3.1定制IP核! r7 g. g6 i- M* \' t6 c0 [1 a9 K4 V
3.2实现IP核
, k  @5 h1 e2 u, t& C% `4 u/ ]- c4 N3.3设计实例
0 v0 }5 u3 E3 v% \9 j4 f- E; \' b
质量保障:8 N3 Y2 L! Y, s, n
每个班提供充足的实践操作和问题辅导答疑时间。保证人手一台机实验器材!
9 ~0 j( h' m* x所有班级均采用小班授课(6-8)人,20%理论+80%实战实践3、在学习期间均会获得我公司研发部) j; z9 Q1 o8 O- c% [* C" ~: }

9 `; [& T& d5 H* _十几位资深高级工程师、国际项目经理等的技术支持,除正常学习时间外,其他任何时间学员均可
& \' Y/ y) G  O5 T8 P/ U
/ _8 c' l  L) b* A' w前来进行额外实践
  X4 J& m" P- {( p提供一年的的免费技术支持服务。
5 r4 q" r9 x0 a+ C# c# }优秀学员可以享受免费的推荐就业机会!
) D( l+ T9 t: v, s- J, b. r5 U# n: Z% M0 l5 S
我们的培训中心就在您身边:南山中心/龙华中心/沙井中心/布吉中心/龙岗中心
5 A" P6 b6 D2 s  W: y2 m更多内容欢迎交流:18925218907  qq:2859780203(何老师)
! ~  k- d$ D! W2 U1 e联系地址:深圳市南山区南新路与桃源路交汇处苏豪名厦705室(地铁桃园站B出口)
您需要登录后才可以回帖 登录 | 加入后院

本版积分规则

QQ|Archiver|手机版|小黑屋|广告业务Q|工大后院 ( 粤ICP备10013660号 )

GMT+8, 2025-12-22 11:57

Powered by Discuz! X3.5

© 2001-2025 Discuz! Team.

快速回复 返回顶部 返回列表